SMT Package의 Type과 Trend
페이지 정보
작성자 ATSRO 댓글 0건 조회 6,586회 작성일 19-10-11 11:19본문
1. Purpose
Package Type과 Trend를 분석함으로써 앞으로 Assembly 분야가 나아갈 방향을 제시하고자 함.
2. Package Trend
2.1. PDIP(Plastic Dual In-Line Package)에서 SOJ(Small Out-Line J-Leaded Package)로의 Package 천이
PDIP은 Through Hole Type으로 1M DRAM까지 적용되었고, PCB에 Mechanical Drilling을 해야하는 제약 때문에 최소 2.54mm의 Pin Pitch를 가진다. 반면에 Surface Mounting Type인 SOJ는 1.27mm Pin Pitch를 가지므로 PDIP은 SOJ보다 두배 정도 긴 Package Length를 가지게 되어 4M DRAM부터는 PDIP에서 SOJ로 Package 천이가 이루어지게 되었다.
그러나 Through Hole 방식이 PCB Hole과 삽입된 Lead에 국부적으로 열을 가해 Solder Joint 를 형성시키는 것에 반해, Surface Mounting 방식은 Package 전체가 Furnace를 통과하면서 Solder Joint가 형성되기 때문에 Board Mounting시 Package Cracking을 야기 시켰다.
Package Cracking의 원인은 흡습에 의한 것이므로 이를 방지하기 위해 먼저 Package Assembly후 Bake하고 이를 Dry-Packing해서 Board Mounting시 Package 내부의 흡습량을 제어하고 있으며, 또한 EMC 소재의 Eval!uation이 Package Cracking Resistance를 크게 향상 시켰다.
2.2. Conventional SOJ에서 LOC(Lead On Chip)-SOJ로의 천이
Conventional SOJ는 4M DRAM까지 적용되고 16M DRAM에서는 LOC Type으로 전환되었다.
LOC Type은 Device의 Terminal이 Chip의 Center Line에 있기 때문에 Interconnection을 위해 Lead Frame의 Inner Lead가 Chip위의 Active Surface까지 Fan-In되며, Chip과 Inner Lead는 Tape Adhesive를 이용하여 Attach한다.
Center Line에 Terminal을 갖는 LOC Type은 Edge Line에 Terminal을 갖는 Conventional Type에 비해 Trace Line Length가 반 정도로 작고, Lead Frame Design상에 Busbar를 이용하여 Power를 공급하는 점으로 인해 Package의 천이가 이루어 졌다.
2.3. LOC-SOJ에서 LOC-TSOP로의 천이
16M DRAM 초기에는 LOC-SOJ가 주를 이루다가 LOC-TSOP의 Volume이 증가 되어, 16M SDRAM 및 현재의 64M DRAM에는 LOC-TSOP가 주를 이루고 있다. SOJ의 경우는 Package Total Height가 3mm 정도인 반면에 TSOP의 경우는 최대 1.2mm 정도이므로 System Density 때문에 Package 천이가 이루어졌다.
그러나 TSOP의 경우 Lead Height가 낮기 때문에 Lead가 Compliant 하지 못해서 Solder Joint Thermal Fatigue Life가 좋지 않아 설계시 Lead Height를 높게 하고 있다.
2.4. Nonmemory(Logic) Device분야에서의 Package 천이
PGA(Pin Grid Array)에서 208pin 이상의 Fine Pitch QFP(Quad Flat package)로 전환된 후 현재는 PBGA(Plastic Ball Grid Array)로 급속히 대치되고 있다.
PBGA가 PQFP(Plastic QFP)에 비해 갖는 특징
1) Area Array Type이기 때문에 Size 대비 I/O Density가 크다.
2) Polymer Substrate의 Low Dielectric Property로 인한 High Electrical Perormance
3) Multi-Layer Substrate를 사용할 경우 Electrical Performance를 강화
4) Thermal Via 등의 방법으로 High Thermal Performance
5) Board Mounting시 Solder Ball의 Self-Aligning 특성으로 인한 우수한 Board Mounting Yield
2.5. Memory Device분야에서의 Package 천이
2.5.1.DRAM
2.5.1.1. SDRAM
64M SDRAM X16은 TSOP 54LD, 0.8mm Lead Pitch, 64M SDRAM X32 는 TSOP 86LD, 0.5mm Lead Pitch를 적용하고 있는데 0.8mm Lead Pitch면 Board Mounting Yield에 큰 문제가 없고, 0.5mm Lead Pitch면 Board Mounting Yield가 떨어지지만, DRAM은 Logic Device와는 달리 필수 부품이기 때문에 Performance가 수용가능한 수준이라면 비용이 가장 중요하며 LOC-TSOP에 비해 PBGA는 2배 정도 비싸다. 따라서 Board Mounting Yield의 하락만으로 현재의 LOC-TSOP가 PBGA로 전환되지는 않을 전망이다.
2.5.1.2. DDR(Double Data Rate)
현재 TSOP 66L/D 형태로 생산중이며, 앞으로는 FBGA, Stack Package로의 전환을 모색중임.
2.5.1.3. Rambus DRAM
Rambus사는 이전의 Concurrent Version에 SO(Small Out-Line) Type의 SHP(Single Horizontal Package), SVP(Single Vertical Package)를 적용했으나, Direct Version부터 BGA Type의 Package로 전환됨.
Direct Version에서의 고속 동작을 위해서는 Package Interconnection부의 Capacitance와 Inductance를 낮출 필요가 있는데, BGA Type이 이러한 Performance 요구를 충족 시킬 것으로 판단했으나 비용 상승이 문제로 대두되었다.
당사는 현재 μBGA Type으로 생산중이며, 타사의 경우 μBGA, Wire Bonding에 의한 Interconnection을 활용한 BOC(Board on Chip), mBGA, m2BGA 및 D2BGA, MOST 등 여러 형태의 Package Type으로 개발중이다.
2.5.2. Flash Memory
현재 Conventional Type으로 생산하고 있으며 당사에서는 앞으로의 Package Type으로CSP중, FBGA와 μBGA를 검토중이고 특히, FBGA는 내년(2000년)에 생산계획이 있음.
2.5.3. SRAM
현재 Conventional Type이 주류를 이루고 있으며, 고속 Cache Momory용 SSRAM에는 153 I/0s PBGA가 적용되고 있고 이 경우는 Cost보다는 High Speed 동작을 지원해주는 좋은 Electrical Performance 때문에 Four Layer 또는 Six Layer Substrate를 사용하는 PBGA가 적용됐다고 볼 수 있다.
당사는 TSOP와 SOJ, SOP, μBGA Type을 생산중이며, FBGA를 검토하고 있음.
2.5.4. Memory Device분야에서의 Package 전환 전망
기존의 SO Package에 비해 Package Cost가 비싸다는 점을 극복하고 BGA 계열로 전환이 이루어지려면 High Speed Memory System에 대한 Performance 요구사항을 기존의 SO Package로는 충족시킬 수 없는 상황이 와야할 것이다.
현재 각사는 100MHz SDRAM 개발/생산에 주력하고 있으며, 256M DRAM에 있어서도 400mil TSOP를 가장 적합한 Package로 생각하고 있기 때문에 DRAM분야에서의 New Package로의 전환 가능성은 아직 희박하고 High Speed화 추세가 지속되는 어는 시점에 가야 전환이 될 듯하다.
Package Type과 Trend를 분석함으로써 앞으로 Assembly 분야가 나아갈 방향을 제시하고자 함.
2. Package Trend
2.1. PDIP(Plastic Dual In-Line Package)에서 SOJ(Small Out-Line J-Leaded Package)로의 Package 천이
PDIP은 Through Hole Type으로 1M DRAM까지 적용되었고, PCB에 Mechanical Drilling을 해야하는 제약 때문에 최소 2.54mm의 Pin Pitch를 가진다. 반면에 Surface Mounting Type인 SOJ는 1.27mm Pin Pitch를 가지므로 PDIP은 SOJ보다 두배 정도 긴 Package Length를 가지게 되어 4M DRAM부터는 PDIP에서 SOJ로 Package 천이가 이루어지게 되었다.
그러나 Through Hole 방식이 PCB Hole과 삽입된 Lead에 국부적으로 열을 가해 Solder Joint 를 형성시키는 것에 반해, Surface Mounting 방식은 Package 전체가 Furnace를 통과하면서 Solder Joint가 형성되기 때문에 Board Mounting시 Package Cracking을 야기 시켰다.
Package Cracking의 원인은 흡습에 의한 것이므로 이를 방지하기 위해 먼저 Package Assembly후 Bake하고 이를 Dry-Packing해서 Board Mounting시 Package 내부의 흡습량을 제어하고 있으며, 또한 EMC 소재의 Eval!uation이 Package Cracking Resistance를 크게 향상 시켰다.
2.2. Conventional SOJ에서 LOC(Lead On Chip)-SOJ로의 천이
Conventional SOJ는 4M DRAM까지 적용되고 16M DRAM에서는 LOC Type으로 전환되었다.
LOC Type은 Device의 Terminal이 Chip의 Center Line에 있기 때문에 Interconnection을 위해 Lead Frame의 Inner Lead가 Chip위의 Active Surface까지 Fan-In되며, Chip과 Inner Lead는 Tape Adhesive를 이용하여 Attach한다.
Center Line에 Terminal을 갖는 LOC Type은 Edge Line에 Terminal을 갖는 Conventional Type에 비해 Trace Line Length가 반 정도로 작고, Lead Frame Design상에 Busbar를 이용하여 Power를 공급하는 점으로 인해 Package의 천이가 이루어 졌다.
2.3. LOC-SOJ에서 LOC-TSOP로의 천이
16M DRAM 초기에는 LOC-SOJ가 주를 이루다가 LOC-TSOP의 Volume이 증가 되어, 16M SDRAM 및 현재의 64M DRAM에는 LOC-TSOP가 주를 이루고 있다. SOJ의 경우는 Package Total Height가 3mm 정도인 반면에 TSOP의 경우는 최대 1.2mm 정도이므로 System Density 때문에 Package 천이가 이루어졌다.
그러나 TSOP의 경우 Lead Height가 낮기 때문에 Lead가 Compliant 하지 못해서 Solder Joint Thermal Fatigue Life가 좋지 않아 설계시 Lead Height를 높게 하고 있다.
2.4. Nonmemory(Logic) Device분야에서의 Package 천이
PGA(Pin Grid Array)에서 208pin 이상의 Fine Pitch QFP(Quad Flat package)로 전환된 후 현재는 PBGA(Plastic Ball Grid Array)로 급속히 대치되고 있다.
PBGA가 PQFP(Plastic QFP)에 비해 갖는 특징
1) Area Array Type이기 때문에 Size 대비 I/O Density가 크다.
2) Polymer Substrate의 Low Dielectric Property로 인한 High Electrical Perormance
3) Multi-Layer Substrate를 사용할 경우 Electrical Performance를 강화
4) Thermal Via 등의 방법으로 High Thermal Performance
5) Board Mounting시 Solder Ball의 Self-Aligning 특성으로 인한 우수한 Board Mounting Yield
2.5. Memory Device분야에서의 Package 천이
2.5.1.DRAM
2.5.1.1. SDRAM
64M SDRAM X16은 TSOP 54LD, 0.8mm Lead Pitch, 64M SDRAM X32 는 TSOP 86LD, 0.5mm Lead Pitch를 적용하고 있는데 0.8mm Lead Pitch면 Board Mounting Yield에 큰 문제가 없고, 0.5mm Lead Pitch면 Board Mounting Yield가 떨어지지만, DRAM은 Logic Device와는 달리 필수 부품이기 때문에 Performance가 수용가능한 수준이라면 비용이 가장 중요하며 LOC-TSOP에 비해 PBGA는 2배 정도 비싸다. 따라서 Board Mounting Yield의 하락만으로 현재의 LOC-TSOP가 PBGA로 전환되지는 않을 전망이다.
2.5.1.2. DDR(Double Data Rate)
현재 TSOP 66L/D 형태로 생산중이며, 앞으로는 FBGA, Stack Package로의 전환을 모색중임.
2.5.1.3. Rambus DRAM
Rambus사는 이전의 Concurrent Version에 SO(Small Out-Line) Type의 SHP(Single Horizontal Package), SVP(Single Vertical Package)를 적용했으나, Direct Version부터 BGA Type의 Package로 전환됨.
Direct Version에서의 고속 동작을 위해서는 Package Interconnection부의 Capacitance와 Inductance를 낮출 필요가 있는데, BGA Type이 이러한 Performance 요구를 충족 시킬 것으로 판단했으나 비용 상승이 문제로 대두되었다.
당사는 현재 μBGA Type으로 생산중이며, 타사의 경우 μBGA, Wire Bonding에 의한 Interconnection을 활용한 BOC(Board on Chip), mBGA, m2BGA 및 D2BGA, MOST 등 여러 형태의 Package Type으로 개발중이다.
2.5.2. Flash Memory
현재 Conventional Type으로 생산하고 있으며 당사에서는 앞으로의 Package Type으로CSP중, FBGA와 μBGA를 검토중이고 특히, FBGA는 내년(2000년)에 생산계획이 있음.
2.5.3. SRAM
현재 Conventional Type이 주류를 이루고 있으며, 고속 Cache Momory용 SSRAM에는 153 I/0s PBGA가 적용되고 있고 이 경우는 Cost보다는 High Speed 동작을 지원해주는 좋은 Electrical Performance 때문에 Four Layer 또는 Six Layer Substrate를 사용하는 PBGA가 적용됐다고 볼 수 있다.
당사는 TSOP와 SOJ, SOP, μBGA Type을 생산중이며, FBGA를 검토하고 있음.
2.5.4. Memory Device분야에서의 Package 전환 전망
기존의 SO Package에 비해 Package Cost가 비싸다는 점을 극복하고 BGA 계열로 전환이 이루어지려면 High Speed Memory System에 대한 Performance 요구사항을 기존의 SO Package로는 충족시킬 수 없는 상황이 와야할 것이다.
현재 각사는 100MHz SDRAM 개발/생산에 주력하고 있으며, 256M DRAM에 있어서도 400mil TSOP를 가장 적합한 Package로 생각하고 있기 때문에 DRAM분야에서의 New Package로의 전환 가능성은 아직 희박하고 High Speed화 추세가 지속되는 어는 시점에 가야 전환이 될 듯하다.